HBM4 전환 — Rubin 시대의 메모리 재편

2048-bit 인터페이스 · 16-Hi 적층 · TSMC 로직 베이스 다이 — 2026 메모리 업계 권력 이동의 해부 기간: 2026-04-13 ~ 2026-04-19 | NVIDIA Rubin 양산 시작 기점 업계 데이터 종합

📚 선수 개념 (Prerequisites)

HBM (High Bandwidth Memory, 고대역폭 메모리): DRAM 다이를 수직 적층해 고대역폭 데이터 통로를 제공하는 특수 메모리. AI GPU 필수. 상세: HBM (High Bandwidth Memory) — Concept Primer
CoWoS (Chip-on-Wafer-on-Substrate): TSMC 독점 첨단 2.5D 패키징. GPU와 HBM을 하나의 패키지로 결합. 상세: CoWoS — Concept Primer
FinFET: 2011-2025 반도체의 표준 트랜지스터 구조. HBM4 Base die가 파운드리 로직 공정으로 전환되므로 간접 관련. 상세: FinFET — Concept Primer
Foundry (파운드리, 반도체 위탁 제조사): TSMC · Samsung Foundry · Intel Foundry. HBM4 Base die가 TSMC N5/N3 공정으로 제작되면서 처음으로 파운드리가 메모리 공급망에 편입

🧭 이 주의 핵심 질문 3개

HBM4가 HBM3e 대비 왜 단순 세대 전환이 아닌 "구조 혁명"인가? → 1절
삼성이 HBM4에서 반격할 조건은 무엇인가? → 2절·3절
Rubin 세대에서 TSV 수율·CoWoS-L capa는 어느 쪽이 병목이 될까? → 1절·2절

0절. 본문에서 등장할 핵심 용어 (Quick Glossary)

이미 선수 개념에 있는 용어는 제외하고, HBM4·Rubin 전용 용어를 정의:

약어	풀네임	한국어	직관적 정의
HBM4	HBM 4th Generation	HBM 4세대	2026 양산 시작. 인터페이스 2048-bit (2배), 핀 8 Gbps, 16-Hi 스택, TSMC 로직 베이스 다이
HBM4E	HBM 4 Enhanced	HBM4 확장	HBM4의 강화형 (2027-2028). 속도 12.8 Gbps까지 향상
C-HBM4E	Custom HBM4E	커스텀 HBM4E	하이퍼스케일러 맞춤형 HBM4E. TSMC N3P Base die
16-Hi Stack	16 High Stack	16층 적층	16개 DRAM 다이를 TSV로 수직 연결한 구조
Base Die	Base Die	기반 다이	스택 최하단 I/O 칩. HBM4부터 TSMC N5/N3 로직 공정 제작
Interface Width	Interface Width	인터페이스 폭	GPU와 HBM 간 동시 전송 데이터 통로 수. HBM3e 1024-bit → HBM4 2048-bit
Pin Speed	Pin Speed	핀당 속도	단일 배선 초당 전송량. HBM3e 9.6 Gbps → HBM4 8-11 Gbps
Rubin	NVIDIA Rubin	NVIDIA Rubin GPU	2026 양산 차세대 AI GPU. HBM4 288GB · 50 PFLOPS NVFP4 · TSMC N3
Vera Rubin NVL72	—	Vera Rubin 72-GPU 랙	72 GPU + 36 CPU 통합 랙 시스템. Blackwell 대비 5배 추론 성능
NVFP4	NVIDIA FP4	NVIDIA 4-bit 부동소수점	NVIDIA 독자 저정밀 연산 포맷. 토큰당 추론 비용 10배 절감
MR-MUF	Mass Reflow-Molded Underfill	일괄 리플로우-몰드 언더필	SK하이닉스 HBM 독점 패키징 공정. 수율 +20%p
TC-NCF	Thermal Compression Non-Conductive Film	열압착 비전도성 필름	경쟁 HBM 패키징 공정. Samsung/Micron 일부
TSV Yield	Through-Silicon Via Yield	실리콘 관통 전극 수율	HBM 16-Hi 스택에서 가장 어려운 수율 병목
Qualification	Qualification	양산 승인	NVIDIA 같은 고객사의 최종 검증 통과. HBM은 6-12개월 소요
DRAM 공정 세대	1a · 1b · 1c · 1γ (gamma)	—	DRAM 공정 미세화 세대. HBM4 DRAM은 1c (10nm 대)
Advanced Packaging	Advanced Packaging	첨단 패키징	HBM 제조 + CoWoS 결합 공정 전체

1절. 핵심 기술 — HBM4가 HBM3e와 본질적으로 다른 이유

1.1 왜 "단순 세대 전환이 아닌 구조 혁명"인가

기존 HBM 세대(HBM → HBM2 → HBM3 → HBM3e)는 주로 핀당 속도만 올렸다. HBM4는 3가지 구조적 변화가 동시에 일어난다:

인터페이스 폭 2048-bit (2배 확대) — 데이터 통로 자체가 2배
16-Hi 스택 (33% 증가) — 기존 12-Hi에서 더 높이 쌓음
Base die를 DRAM 공정 → TSMC 로직 공정으로 전환 — 메모리에 처음으로 파운드리 편입

이 세 변화가 동시에 일어나는 것은 HBM 12년 역사에서 최초다. 각 변화 하나만으로도 어려운데 세 개를 동시에 해결해야 하므로 수율 확보가 역대 가장 어려운 세대로 평가된다.

1.2 HBM3e vs HBM4 스펙 상세 비교

항목	HBM3e (12-Hi)	HBM4 (16-Hi)	증가율
인터페이스 폭	1024 bit	2048 bit	2배
핀당 속도	9.2-9.6 Gbps	8-11 Gbps	스펙별 상이
스택당 대역폭	~1.2 TB/s	~2.0 TB/s	67% 증가
스택 높이	12-Hi	16-Hi	33%
DRAM 공정	1b (~12nm)	1c (~10nm 대)	1세대 전진
Base die 공정	DRAM 자체	TSMC N12FFC+ / N5 (C-HBM4E는 N3P)	구조 전환
전력효율	기준	+40%	SK하이닉스 공식 (2025-09)
열저항	기준	-10%	JEDEC 공식
방열 효율	기준	+30%	JEDEC 공식
동작 전압	1.1V	0.8-0.75V	약 27% 감소
스택당 용량	36GB (3GB × 12)	48GB (3GB × 16)	33%
12-Hi 스택당 가격	~$300	~$500 (mid-$500s)	+67% 프리미엄

출처: JEDEC JESD270-4 (2025-04), SK하이닉스 CES 2026 발표, TrendForce 2026-03

1.3 Base Die 로직 공정화 — HBM4의 가장 결정적 변화

Base Die란 무엇인가 (상기)

Base Die는 HBM 스택의 맨 아래 칩으로, 다음을 담당:

I/O (Input/Output, 입출력): GPU와 통신
Refresh 제어: DRAM 데이터 재충전 (수십 ms마다 필요)
ECC (Error-Correcting Code, 오류 정정): 데이터 오류 감지·보정
TSV Redundancy: 관통 전극 불량 시 예비 회로

기존 HBM3e까지는 Base die도 DRAM 공정 (같은 DRAM 팹) 에서 만들었다.

왜 HBM4부터 TSMC 로직 공정으로 바꾸는가

HBM4의 2048-bit 인터페이스는 동시 전송 배선이 2배가 된다는 뜻. 이 밀도의 I/O 드라이버 회로를 DRAM 공정으로 만들면:

드라이버 회로 밀도 부족 — 로직 공정이 DRAM 공정보다 3-5배 dense
열 효율 문제 — 신호 구동 시 발열
동작 전압 0.8-0.75V 요구 — DRAM 공정은 1.1V 이하 설계 난이도 폭증

해결책: Base die를 TSMC N12FFC+ 또는 N5 로직 공정으로 제작. C-HBM4E (Custom HBM4E)는 TSMC N3P까지 사용.

파급 효과 — 3가지

(1) 메모리 공급망에 파운드리 편입

기존: SK하이닉스 · Samsung · Micron이 독립적으로 HBM 제조
HBM4: TSMC가 Base die 제작 → 메모리 업체에 공급 → 스택 완성
메모리 업계 역사상 처음 TSMC가 HBM 공급망 일부가 됨

(2) TSMC 파운드리 신규 매출

SK하이닉스 HBM4 가격 상승의 약 30%가 TSMC base die 원가 반영
2H 2026부터 TSMC 파운드리 매출 기여 본격화
TSMC의 HBM4 베이스다이 매출은 추가 CoWoS 매출과 별도

(3) Samsung의 수직통합 기회

다른 2사(SK하이닉스·Micron)는 TSMC 의존
Samsung은 메모리 + 파운드리 둘 다 보유 → 자사 4nm로 HBM4 Base die 자체 제작 가능
"조건부 해자"가 현실화되는 순간 — 수직통합이 HBM4 세대에서 처음으로 실질 이점

1.4 16-Hi 스택 수율 전쟁 — MR-MUF vs TC-NCF

16-Hi가 12-Hi 대비 어려운 이유

16-Hi 스택은 단순히 4장을 더 쌓는 게 아니다:

TSV 홀 1개당 불량이면 전체 스택 불량 → 16장 × 수천 TSV = 수만 개 모두 정상이어야 함
높아질수록 휨(warpage) 심화 → 전체 패키지 평탄도 확보 어려움
층간 열 축적 → 하단 층이 상단 층 열 받음
두께 800μm 미만 유지 요구 (기존 HBM3e와 동일 두께 유지)

두 가지 패키징 기술 대결

MR-MUF (Mass Reflow-Molded Underfill) — SK하이닉스 주력

과정: 모든 층을 한 번에 솔더 리플로우 + 몰드로 언더필 주입
장점: 일괄 공정으로 열 분포 균일, warpage 적음
필수 소재: Namics(일본) 독점 MUF 소재 — HBM2E부터 공동개발
수율: 경쟁 TC-NCF 대비 +20%p 우위 (업계 추산)
16-Hi 유지 결정: 2026-01 공식 발표 — Advanced MR-MUF로 진화

TC-NCF (Thermal Compression-Non-Conductive Film) — Samsung/Micron 일부

과정: 층마다 NCF 필름 삽입 후 열압착
장점: 설비 유연성, 공정 표준화 용이
단점: 층마다 열압착 반복 → 하단 열 축적, 수율 저하
현재 위치: Samsung이 16-Hi에 TC-NCF 유지 시 수율 열세

1.5 NVIDIA Rubin 스펙 — HBM4가 풀어주는 능력

HBM4가 왜 이토록 중요한지는 NVIDIA Rubin 스펙을 보면 명확해진다.

항목	Blackwell B200	Rubin	증가율
HBM 용량	192 GB (HBM3e 8-Hi)	288 GB (HBM4 8-Hi)	+50%
HBM 대역폭	~8 TB/s	22 TB/s	2.75배
FP4 추론 성능	18 PFLOPS	50 PFLOPS	2.78배
FP4 트레이닝	—	35 PFLOPS	—
FP8 성능	—	16 PFLOPS	—
트랜지스터	—	336B (TSMC N3)	—
런칭	2024-2025	Q1 2026 mass production	—

Vera Rubin NVL72 시스템 (랙스케일):

72 GPU + 36 CPU 통합 랙
Scale-up bandwidth 260 TB/s
Blackwell NVL72 대비 5배 추론 성능 · 10배 낮은 토큰당 비용

1.6 HBM4 제조 흐름 시각화

Loading diagram

1.7 투자자 관점에서 보면

HBM4는 반도체 역사상 가장 복잡한 메모리 세대 전환이다. 세 가지 구조 변화가 동시에 일어나면서:

수율 확보가 역대 가장 어렵고 → 가격 인상 정당화
공급 제약이 전례 없이 심하고 → 공급자 시장 강화
Base die 파운드리 전환 → TSMC까지 수혜 편입

투자자가 지켜볼 기술 지표:

SK하이닉스 16-Hi 수율 — 공식 발표 없으나 TrendForce · Counterpoint 추정치 분기 체크
Samsung HBM4 NVIDIA 공급량 — 초기 mid-20%에서 목표 30%+로 확대 여부
Micron Rubin CPX 납품 — 플래그십 Rubin은 놓쳤으나 추론용 CPX에서 기회

2절. 산업 맥락 — 2026 메모리 업계 권력 이동

2.1 HBM 시장 점유율 — 분기별 추이

HBM 전용 점유율(일반 DRAM 제외) 분기별 변화:

시점	SK하이닉스	Samsung	Micron	비고
Q2 2025	62%	17%	21%	SK 압도적 우위
Q3 2025	57%	22% (+15→22 점프)	21%	Samsung 반격 시작
Q4 2025	~54%	~26%	~20%	점진적 재편
HBM4 2026E	54%	28%	18%	Counterpoint 전망

출처: Counterpoint Research, Astute Group

2.2 NVIDIA Rubin HBM4 공급 배분

SK하이닉스 — 약 2/3 (mid-50%):

2026-02 HBM4 16-Hi 양산 개시
Rubin 전용 공급 확정
2026 전체 생산분 선판매 완료

Samsung — mid-20%:

2026-01 NVIDIA 최종 퀄 통과
2026-03 납품 개시
초기 mid-20% 배정 (당초 30% 목표에서 후퇴)
HBM 캐파 170K → 250K wpm 확장 (+47%, 2026 말)

Micron — 3위:

최종 샘플 인증 완료
Rubin 플래그십 아닌 Rubin CPX (추론용) 중심 공급
미국 기업 프리미엄 + CHIPS Act $6.4B 수혜

2.3 HBM 시장 규모 — 2028년 $100B 전망

2025년: ~$35B
2026년 (좁은 정의): ~$30B
2026년 (Goldman Sachs 넓은 TAM): ~$45B
2028년 전망: $100B 돌파

성장 동력:

NVIDIA Rubin ramp → 단일 GPU HBM 탑재량 192GB → 288GB (+50%)
Custom ASIC 수요 → Broadcom, Marvell 하이퍼스케일러 ASIC에 HBM 탑재 증가
HBM 가격 인상 → 2026 HBM3e +20% 인상, HBM4 HBM3e 대비 +67% 프리미엄

2.4 2026 가격 동향

HBM3e (2026):

Samsung/SK하이닉스 연 20% 가격 인상 합의 (2025-12)
Mid-$300대 → Mid-$360대

HBM4 (2026 출시):

12-Hi 스택당 mid-$500s (HBM3e 12-Hi 대비 +50%)
$/GB 기준 HBM4 $10+ vs HBM3 $7-8

2026 HBM 믹스:

HBM4 55% / HBM3e 45%
2027 HBM4 비중 70%+ 전망

2.5 공급 병목 — CoWoS-L이 상한선

HBM 공급이 아무리 늘어도, TSMC CoWoS-L (Local Silicon Interconnect) 캐파가 상한선 결정.

CoWoS-L 캐파 확장

시점	TSMC CoWoS 월 wpm	NVIDIA 할당
2024년 말	~32K	Hopper + Blackwell 초기
2025년 말	~90K	Blackwell 본격 양산
2026년 말	130K~150K	NVIDIA ~60% (510K 웨이퍼)

출처: Digitimes 2025-12, Morgan Stanley 2025-12, TrendForce 2026-02

이것이 의미하는 것:

HBM 공급 늘어도 CoWoS 없으면 GPU 완성 불가
NVIDIA 매출 상한 = CoWoS-L 캐파
Rubin은 4× reticle 인터포저 사용 → 같은 출하량에 웨이퍼 캐파 3-4배 필요

2.6 Samsung의 Logic Die 가격 공세

2026-04 TrendForce 보도: Samsung이 HBM4 Logic die 가격을 40-50% 인상 (4nm 풀캐파 배경).

Samsung Foundry 4nm capa를 HBM4 Base die에 배정
TSMC 대비 가격 경쟁력 확보 시도
단 양산 수율 검증 전이므로 효과 미검증

2.7 SK하이닉스 $13B 패키징 허브

2026-01-15 SK하이닉스 발표:

$13B 패키징 허브 투자
HBM4 Advanced MR-MUF 캐파 확장
청주·이천 단지 중심
2027 HBM 매출 $30B+ 목표

2.8 투자자 관점에서 보면

2026 HBM 시장은 3사 역학이 근본적으로 재편되는 중이다. SK하이닉스의 62%→54% 후퇴는 절대치로는 점유율 감소지만, 시장 자체가 커지므로 매출·이익 절대 규모는 지속 증가.

각 기업별 투자 테제:

SK하이닉스: "시장 성장 > 점유율 감소" — 2026 전량 선판매, OP Margin 58% 피크
Samsung: 옵션 투자 — 수직통합 + Logic die 공세 성공 시 re-rating, 실패 시 지속 디스카운트
Micron: 안정적 3위 + CHIPS Act 수혜 — Rubin CPX 공급으로 지정학 해자 강화
TSMC: 숨은 수혜 — Base die 로직 공정 편입 + CoWoS-L 캐파 확장

3절. 해자 분석 — 누가 왜 승리하는가

3.1 SK하이닉스 (000660.KS) — 삼중 해자 완성

해자 원천 (Architecture)

MR-MUF 독점 패키징 — Namics 일본 소재 공동개발 15년 누적. 경쟁 TC-NCF 대비 수율 +20%p
NVIDIA 공동개발 파트너십 — H100 이래 밀착. HBM4도 Rubin 전용 2/3 선점
TSMC 12nm/5nm 로직다이 협력 — HBM4 Base die 파운드리 공정화 대비 선제 투자
13년 HBM 양산 데이터베이스 — 공정 노하우 누적

경쟁 방어력 (Competitive Defense)

HBM 62% 점유율 (2025 Q2 피크) → 54% (HBM4 시대 전망)
NVIDIA Rubin HBM4 ~2/3 선점 (2026-01)
2026 전체 생산분 선판매 완료
Q4'25 영업이익률 58% — 역사적 기록
$13B 패키징 허브 투자 — 경쟁사 따라잡기 어려운 선제 CAPEX

디스럽션 리스크 (Disruption Risk)

Samsung HBM4 양산 개시 (2026-02) → 점진적 점유율 희석
AI CapEx 사이클 피크 우려 (2027-28) — 수요 둔화 시 HBM3e 재고 압력
Rubin CPX(추론용)로 Micron 진입 — 엣지 시장 잠식

이 해자가 투자 관점에서 의미하는 것: 소재 독점(Namics) + 고객 공동개발(NVIDIA) + 파운드리 협력(TSMC)의 삼각 연합 해자. 세 축 중 하나라도 유지되면 프리미엄 방어 가능.

3.2 삼성전자 (005930.KS) — 수직통합 해자의 현실화 시도

해자 원천 (Architecture)

메모리 + 파운드리 수직통합 (세계 유일) — HBM4 세대에서 잠재 해자 현실화
HBM4 로직다이를 자사 4nm로 제작 가능 — SK·Micron은 TSMC 의존
HBM4 스펙: 1c DRAM + 4nm 로직, 11.7 Gbps · 3.3 Tbps · 전력효율 +40%
30년+ DRAM 양산 수율 데이터베이스

경쟁 방어력 (Competitive Defense)

NVIDIA HBM4 mid-20% 공급 확보 (2026-01 퀄 통과)
HBM3E 30% · HBM4 SK 대비 6-8% 낮은 가격 공세
Logic die 40-50% 가격 인상 (2026-04) — 매출 직접 기여
250K wpm 캐파 확장 (+47%, 2026 말)

디스럽션 리스크 (Disruption Risk)

양산 수율 안정화 검증 중 — SK·Micron 대비 수율 열위
SF2 파운드리 수율 55% (양산 threshold 70% 미달) → 수직통합 장점 훼손
TC-NCF 16-Hi 수율 불확실성 — SK의 MR-MUF 대비 열위 지속 가능

이 해자가 투자 관점에서 의미하는 것: 수직통합 해자는 HBM4 세대에서 처음으로 현실화 조건이 충족된다. 단 현실화되려면 (1) 파운드리 수율 확보 (2) HBM 양산 수율 SK 추격 두 가지 모두 달성해야 함. 턴어라운드 옵션의 대표 사례.

3.3 Micron (MU) — 미국 프리미엄 + 지정학 해자

해자 원천 (Architecture)

DRAM · NAND · HBM 전 영역 IDM 수직통합
1-gamma EUV DRAM 공정 업계 최초 양산 램프
글로벌 7 팹 + 5 신규 팹 (미국 Idaho · New York)
40년+ 수율 학습곡선

경쟁 방어력 (Competitive Defense)

HBM 2025 Q3 Samsung 추월 2위 (~21%)
CHIPS Act $6.4B 수혜 → 지정학적 해자 (미국 기업이라 수출 통제에서 자유)
Rubin CPX (추론용) 공급 — 플래그십은 놓쳤지만 엣지 진입
연간 run-rate $8B 기록
2026 CY sold out

디스럽션 리스크 (Disruption Risk)

플래그십 Rubin 공급 0% (SK 2/3, Samsung mid-20%, Micron은 CPX만)
AI CapEx 둔화 시 수요 민감도
중국 CXMT의 HBM 진입 시도 (장기)

이 해자가 투자 관점에서 의미하는 것: 복합·수직통합 해자는 한 축(HBM 플래그십)이 막혀도 다른 축(미국 지정학 + CHIPS)이 버팀목. 하방 방어력 중심 투자의 사례.

3.4 TSMC (TSM) — 숨은 HBM 수혜자

해자 원천 (Architecture) — HBM4 관련

HBM4 Base die 로직 공정 제작 — SK · Micron 의뢰 (N5/N3)
C-HBM4E 3nm Base die — 하이퍼스케일러 맞춤형 (Anthropic · AWS 등)
CoWoS 사실상 독점 — HBM + GPU 패키징

경쟁 방어력

CoWoS 100% 점유 (2026)
월 130-150K wpm 확장 계획 (2026 말)
A14 N2 파운드리 — Logic Die 후속 세대 확보
Arizona Fab 확장 ($165B 계획) — 지정학 대응

디스럽션 리스크

Samsung 파운드리 수직통합 도전
Intel Foundry EMIB 대안

이 해자가 투자 관점에서 의미하는 것: HBM4 전환의 가장 덜 주목받는 수혜자. 메모리 3사 뉴스에 가려 보이지 않지만, Base die + CoWoS 이중 매출 구조.

3.5 HPSP (403870.KQ) — 간접 수혜 (HPA 공정)

HBM4 자체에는 HPSP 직접 관여 없으나:

HBM4 Base die (TSMC N5/N3) 제조 시 GAA 공정의 HPA가 필요
GAA 전환 = HPSP 매출 증가 (별도 HPSP IC 메모 참조)

3.6 공통 해자 패턴 — HBM4 세대의 특징

1. 수율 학습곡선 (Primary)

16-Hi TSV 수율, MR-MUF 공정 노하우 모두 시간이 경쟁 장벽
신규 진입자는 10년+ 누적 필요

2. 고객 공동설계 락인 (Secondary)

SK하이닉스-NVIDIA 13년 공동개발
Samsung-NVIDIA 퀄 통과까지 2년 소요

3. 소재 독점 (Enabling)

Namics (MR-MUF 언더필)
SKC (실리콘 캡) 등 한국 소재 업체 간접 수혜

4. 지정학 (신규)

CHIPS Act → Micron 하방 방어
미국 장비 수출 라이선스 2026 연간 승인 → Samsung/SK 중국 생산 제약 완화

3.7 투자자 관점에서 보면

HBM4 세대 해자의 핵심은 "수율 학습곡선이 유일한 진입 장벽" 이라는 점. 신규 진입자가 따라잡으려면 10년+ 공정 경험 + 핵심 소재(Namics) 확보 + 고객 공동설계 세 가지를 모두 해야 한다.

투자자 행동 가이드:

SK하이닉스: 메인 보유 — 시장 리더 프리미엄 유지
Samsung: 옵션 포지션 — HBM4 수율 확인 시점까지 비중 제한
Micron: 안전 자산 — CHIPS Act + 미국 프리미엄
TSMC: 간접 수혜 — CoWoS + Base die 이중 매출

4절. 이번 주 관련 IC 메모 (Back-links)

날짜	종목	메모	핵심 결론
2026-04-18	HPSP (403870.KQ)	HPSP IC 메모	HOLD · GAA 전환 독점 수혜이나 EV/EBITDA 35.6x 선반영
2026-04-16	삼성전자 (005930.KS)	삼성전자 IC 메모	HBM4 세대 수직통합 반격 조건부

추가 메모는 /fullstock 000660.KS · MU 실행으로 축적 예정.

5절. 12-24개월 관전 KPI

각 KPI는 비전공 투자자도 스스로 체크할 수 있도록 측정 방법을 구체적으로 명시.

5.1 SK하이닉스 HBM4 16-Hi 수율

현재: 공식 미공개, 업계 추정 70% 이상 (양산 가능 수준)
측정 방법:
- TrendForce · DIGITIMES 월간 보고서
- SK하이닉스 분기 실적 콜 (HBM 관련 멘트)
- NVIDIA Rubin 공급 지연 여부
의미: 16-Hi는 역대 가장 어려운 스택. 수율 유지가 리더십 지속의 근거
목표: 2026 Q2까지 80%+ 도달

5.2 Samsung HBM4 NVIDIA 공급 비중

현재: mid-20% 초기 배정 (2026-02)
목표: 30%+ 확대 (2026 Q4)
측정 방법:
- Samsung 분기 실적 콜 (HBM 매출 별도 공개 여부)
- Counterpoint · TrendForce 점유율 보고서
- NVIDIA Supply Split Reuters/Bloomberg 보도
달성 시: 삼성전자 re-rating 촉매

5.3 TSMC CoWoS-L 캐파

현재 (2025 말): ~90K wpm
목표 (2026 말): 130-150K wpm
NVIDIA 할당: 2026 약 60% (~510K 웨이퍼 Rubin 전용)
측정 방법:
- TSMC 분기 실적 콜 (CoWoS 매출·capa 언급)
- Disco · BESI 수주 공시 (6-9개월 선행)
의미: HBM 공급 상한선 결정

5.4 HBM4 Price/Stack

현재 (HBM4 12-Hi): mid-$500s
관전 포인트: 16-Hi 프리미엄 여부, 2026 Q3-Q4 ASP 추이
측정 방법:
- TrendForce 분기 보고서
- DRAMeXchange 현물 지수
의미: 메모리 3사 OP Margin 방향성 결정

5.5 Samsung SF2 파운드리 수율

현재: 55% (2026-04-14 TrendForce)
목표: 70% (양산 threshold)
측정 방법:
- Qualcomm/AMD 테이프아웃 공시
- Samsung Foundry Forum 발표
의미: 수직통합 해자 현실화의 전제 조건. 수율 미달 시 Samsung HBM4 Base die 자체 제작 불가

5.6 Rubin 양산 진척

현재: 2026 Q1 mass production 진입
측정 방법:
- NVIDIA 분기 실적 콜
- TSMC CoWoS 생산 스케줄
의미: HBM4 전체 시장 수요 선행 지표

🧠 개념 사전 (이번 digest에 정의된 용어)

용어	풀네임	직관적 정의
HBM4	HBM 4th Gen	2026 양산. 2048-bit · 8-11 Gbps · 16-Hi · TSMC Base die
HBM4E	HBM 4 Enhanced	2027-2028 강화형. 12.8 Gbps까지
C-HBM4E	Custom HBM4E	하이퍼스케일러 맞춤형. TSMC N3P
16-Hi Stack	16 High Stack	16개 DRAM 다이 수직 적층
Base Die	Base Die	스택 최하단 I/O·ECC·Refresh 칩
Interface Width	Interface Width	데이터 통로 폭 (1024 → 2048 bit)
Pin Speed	Pin Speed	배선당 초당 전송량
Rubin	NVIDIA Rubin	2026 Q1 양산 차세대 AI GPU
Vera Rubin NVL72	—	72 GPU + 36 CPU 통합 랙 시스템
NVFP4	NVIDIA FP4	NVIDIA 독자 4-bit 부동소수점 연산
MR-MUF	Mass Reflow-Molded Underfill	SK하이닉스 HBM 독점 패키징
TC-NCF	Thermal Compression NCF	경쟁 HBM 패키징
TSV Yield	TSV Yield	실리콘 관통 전극 수율
Qualification	Qualification	NVIDIA 양산 승인 (6-12개월)
DRAM 1c	DRAM 1c Node	10nm대 DRAM 공정. HBM4 DRAM 사용
Advanced Packaging	Advanced Packaging	HBM + CoWoS 통합 공정
warpage	Warpage	스택 적층 시 휨 현상

출처

Digest 메타데이터

생성일: 2026-04-19 (재생성 — 비전공 투자자 대상 확장판)
독자 가정: 투자 지식은 있으나 기술 배경 없는 비전공 투자자
적용 규칙: .claude/rules/reader-assumption.md
분량: ~780줄 (목표 1,000-1,800 범위 — 이해 가능성 기준 충족 시 허용)
Mermaid: 1개 (HBM4 제조 흐름)
에이전트: tech-explainer · industry-contextualizer · moat-educator · curriculum-synthesizer
소스: 업계 데이터 (WebSearch 2026 Q1-Q2) + IC 메모 2개
Schema: learning_digest v1

HBM4 전환 — Rubin 시대의 메모리 재편

📚 선수 개념 (Prerequisites)

🧭 이 주의 핵심 질문 3개

0절. 본문에서 등장할 핵심 용어 (Quick Glossary)

1절. 핵심 기술 — HBM4가 HBM3e와 본질적으로 다른 이유

1.1 왜 "단순 세대 전환이 아닌 구조 혁명"인가

1.2 HBM3e vs HBM4 스펙 상세 비교

1.3 Base Die 로직 공정화 — HBM4의 가장 결정적 변화

Base Die란 무엇인가 (상기)

왜 HBM4부터 TSMC 로직 공정으로 바꾸는가

파급 효과 — 3가지

1.4 16-Hi 스택 수율 전쟁 — MR-MUF vs TC-NCF

16-Hi가 12-Hi 대비 어려운 이유

두 가지 패키징 기술 대결

1.5 NVIDIA Rubin 스펙 — HBM4가 풀어주는 능력

1.6 HBM4 제조 흐름 시각화

1.7 투자자 관점에서 보면

2절. 산업 맥락 — 2026 메모리 업계 권력 이동

2.1 HBM 시장 점유율 — 분기별 추이

2.2 NVIDIA Rubin HBM4 공급 배분

2.3 HBM 시장 규모 — 2028년 $100B 전망

2.4 2026 가격 동향

2.5 공급 병목 — CoWoS-L이 상한선

CoWoS-L 캐파 확장

2.6 Samsung의 Logic Die 가격 공세

2.7 SK하이닉스 $13B 패키징 허브

2.8 투자자 관점에서 보면

3절. 해자 분석 — 누가 왜 승리하는가

3.1 SK하이닉스 (000660.KS) — 삼중 해자 완성

해자 원천 (Architecture)

경쟁 방어력 (Competitive Defense)

디스럽션 리스크 (Disruption Risk)

3.2 삼성전자 (005930.KS) — 수직통합 해자의 현실화 시도

해자 원천 (Architecture)

경쟁 방어력 (Competitive Defense)

디스럽션 리스크 (Disruption Risk)

3.3 Micron (MU) — 미국 프리미엄 + 지정학 해자

해자 원천 (Architecture)

경쟁 방어력 (Competitive Defense)

디스럽션 리스크 (Disruption Risk)

3.4 TSMC (TSM) — 숨은 HBM 수혜자

해자 원천 (Architecture) — HBM4 관련

경쟁 방어력

디스럽션 리스크

3.5 HPSP (403870.KQ) — 간접 수혜 (HPA 공정)

3.6 공통 해자 패턴 — HBM4 세대의 특징

1. 수율 학습곡선 (Primary)

2. 고객 공동설계 락인 (Secondary)

3. 소재 독점 (Enabling)

4. 지정학 (신규)

3.7 투자자 관점에서 보면

4절. 이번 주 관련 IC 메모 (Back-links)

5절. 12-24개월 관전 KPI

5.1 SK하이닉스 HBM4 16-Hi 수율

5.2 Samsung HBM4 NVIDIA 공급 비중

5.3 TSMC CoWoS-L 캐파

5.4 HBM4 Price/Stack

5.5 Samsung SF2 파운드리 수율

5.6 Rubin 양산 진척

🧠 개념 사전 (이번 digest에 정의된 용어)

출처

이 digest에서 정의한 핵심 용어

이 digest 주변 개념 맵 (2-hop)