AI 반도체 밸류체인 — GAA·HBM4 전환이 말하는 것
2nm GAA 양산·HBM4 양산·High-NA EUV가 동시 진행되는 2026 상반기, AI 반도체 공급망이 어떻게 재편되는지 한 문서로
AI 반도체 밸류체인 — GAA·HBM4 전환이 말하는 것
2nm GAA 양산 · HBM4 양산 · High-NA EUV가 동시 진행되는 2026 상반기, AI 반도체 공급망이 어떻게 재편되는지 한 문서에 정리 기간: 2026-04-13 ~ 2026-04-19 | IC 메모 1개 참조 + 업계 데이터 통합
📚 선수 개념 (Prerequisites)
이 학습자료를 이해하려면 다음 개념이 먼저 필요합니다. 각 항목은 이 문서에서 재정의하지 않습니다:
-
FinFET (Fin Field-Effect Transistor, 지느러미 모양 트랜지스터): 2011-2025 반도체의 표준 트랜지스터 구조. 실리콘 기판 위에 지느러미를 세우고 게이트가 양옆+위 3면을 감쌈. 더 깊이 알려면 FinFET — Concept Primer 참조
-
EUV (Extreme Ultraviolet Lithography, 극자외선 노광): 파장 13.5nm 극자외선으로 반도체 회로를 그리는 장비. 네덜란드 ASML 독점. 7nm 이하 공정 필수. 더 깊이: EUV Lithography — Concept Primer
-
CoWoS (Chip-on-Wafer-on-Substrate, TSMC 첨단 2.5D 패키징): GPU와 여러 HBM 메모리를 실리콘 인터포저 위에 배치하는 TSMC 독점 패키징. AI GPU 공급 상한을 규정. 더 깊이: CoWoS — Concept Primer
-
HBM (High Bandwidth Memory, 고대역폭 메모리): DRAM 다이를 수직 적층해 고대역폭 데이터 통로를 제공하는 특수 메모리. AI GPU의 필수 동반자. 더 깊이: HBM (High Bandwidth Memory) — Concept Primer
-
트랜지스터 스케일링 (Transistor Scaling, Moore's Law): 반도체 트랜지스터를 세대마다 작게 만들어 성능을 2배씩 늘리는 산업 규칙. 60년간 유지. 더 깊이: 트랜지스터 스케일링 — Concept Primer
🧭 이 주의 핵심 질문 3개
- FinFET → GAA 전환이 투자에서 왜 중요한가? → 1절·2절
- HBM4 공급 경쟁에서 삼성이 복귀할 수 있는 조건은? → 2절·3절
- 한국 반도체 장비주 HPSP는 어느 병목의 수혜자인가? → 1절·3절
0절. 본문에서 등장할 핵심 용어 (Quick Glossary)
본격 해설 전, 본문에 반복 등장할 핵심 용어를 먼저 정의. 이미 선수 개념에 있는 용어(FinFET·EUV·CoWoS·HBM)는 여기서 반복하지 않습니다.
1절. 핵심 기술 — What & How (상세 해설)
이 섹션에서는 2026 상반기에 동시 진행되고 있는 세 가지 기술 전환을 설명한다. 각 전환은 단독으로도 투자 변곡점이지만, 세 개가 동시에 일어나고 있다는 점이 2026년을 특별하게 만든다.
1.1 GAA (Gate-All-Around) 트랜지스터 — 15년 만의 구조 전환
용어 전개
GAA = Gate-All-Around = 전면 게이트
- Gate (게이트): 트랜지스터의 "스위치 손잡이" — 전자 흐름을 통제
- All-Around (전면 포위): 채널의 4면 전체를 감싼다는 뜻
- Nanosheet (나노시트): 원자 몇 개 두께의 얇은 실리콘 시트 — 채널 역할
왜 GAA로 바꾸는가
FinFET은 게이트가 3면만 감싼다 (양옆+위). 채널 크기가 3nm(나노미터, 10억분의 1미터) 이하가 되면 지느러미 바닥으로 전자가 새어나가는 문제가 심각해진다 — 게이트가 바닥은 통제 못 하기 때문이다.
직관적 비유:
- FinFET = 바닷속에서 솟아오른 지느러미를 게이트가 "말굽"처럼 감싼 구조 (3면)
- GAA = 얇은 시트를 게이트가 "도넛"처럼 완전히 둘러싼 구조 (4면 포위)
4면 전부 감싸면 누설전류가 극적으로 감소 → 같은 성능에 전력 효율 증가, 또는 같은 전력에 성능 증가.
Samsung 공식 수치로 보는 개선
Samsung Foundry가 SF2(2nm GAA) 를 이전 세대 SF3(3nm GAA, 사실상 개량형) 와 비교하여 공개한 수치 (Samsung, 2025):
- 성능 +12%
- 전력효율 +25%
- 면적 -5%
1.2 GAA 공정 — 왜 5단계나 필요한가
FinFET은 기존 공정의 연장선이지만, GAA는 5개의 완전히 새로운 공정이 추가된다. 각 단계를 일상 비유로 풀어본다.
(1) Nanosheet Epitaxial Growth (나노시트 에피택시얼 성장)
"Epitaxial (에피택시얼)" = 실리콘과 실리콘-게르마늄(SiGe)을 교대로 정밀하게 쌓아올리는 공정
- 비유: 바움쿠헨 케이크 만들기 — 얇은 실리콘 층과 SiGe 층을 번갈아 굽는다
- 원자 단위 두께 제어 필수 (수 nm)
(2) Fin Etching (지느러미 식각)
- 바움쿠헨에서 지느러미 모양 조각 잘라내기
- EUV 리소그래피로 패턴 정의 → 플라스마 식각
(3) Inner Spacer Formation (내부 스페이서 형성)
- 지느러미 옆면에 절연막(스페이서) 설치
- 비유: 집 외벽에 단열재 바르기
- 나중에 채널 릴리스 후 전자 누설 방지
(4) Channel Release (채널 릴리스) — SiGe 선택적 식각
- SiGe 층만 선택적으로 녹여 없애고 실리콘 나노시트만 남김
- 비유: 바움쿠헨에서 초콜릿 층만 녹여내고 바닐라 층만 남기기
- 이 단계 후 실리콘 시트가 공중에 떠 있는 상태
(5) HPA (High-Pressure Anneal, 고압 수소 어닐링) — HPSP 독점 공정
- Anneal (어닐링): 반도체 제조 후 열처리로 결함 회복
- High-Pressure (고압): 일반 어닐링은 대기압, HPA는 20기압 이상
- Hydrogen (수소): H₂ 가스 분위기
- 목적: 채널 릴리스 후 실리콘 표면의 댕글링 본드(dangling bond, 끊어진 원자 결합) 를 수소로 패시베이션 (안정화)
왜 HPSP (403870.KQ) 독점인가:
- 20기압 고압 수소를 견디는 챔버 설계 + 수율 데이터 15년 축적
- 경쟁사 진입 시도 (예스티, 도쿄 일렉트론 연구)는 있으나 양산 성공 사례 없음
- GAA 세대에서 시트 개수가 3-4장으로 늘어 공정 스텝 증가 → GAA 채택 확대 = HPSP 웨이퍼당 매출 증가
(6) Gate Wrap-Around (게이트 4면 감쌈)
- 공중에 뜬 나노시트 4면 전체를 High-k 금속 게이트(HKMG) 로 감쌈
- 결과: Ioff(누설전류) 감소 · 전력효율 향상
GAA 공정 흐름 시각화
1.3 HBM3e → HBM4 전환 — 2배 확장의 파급
왜 HBM4가 HBM3e와 본질적으로 다른가
기존 HBM 세대 전환은 핀당 속도만 올렸지만, HBM4는 구조 자체가 변한다:
Base Die 로직 공정화 — HBM4의 결정적 변화
Base die (기반 다이): DRAM 스택 최하단의 I/O 관리 칩. 기존엔 DRAM 공정으로 만들었음.
HBM4부터는 파운드리 로직 공정 (TSMC N5~N3P) 으로 제작:
- 왜: 2048-bit 인터페이스는 DRAM 공정 I/O 드라이버 밀도·열 효율로는 감당 불가
- 파급: 메모리-파운드리 co-design 시대 개막
- Samsung의 기회: 자사 파운드리로 HBM4 Base die를 만들 수 있는 유일한 기업
투자 함의: Samsung의 수직통합(메모리 + 파운드리) 이점이 이전엔 평시 비용 부담이었지만, HBM4 세대에서 co-design 우위로 반전. 단 이는 "조건부 해자"이며 HBM4 양산 수율이 검증되어야 현실화.
1.4 EUV · High-NA EUV — 도장찍기 정밀도의 2배 향상
용어 상기
- EUV (Extreme Ultraviolet, 극자외선): 파장 13.5nm 빛
- NA (Numerical Aperture, 개구수): 렌즈 성능 — 빛 모으는 각도의 크기
- Half-pitch: 회로 선폭의 절반 (해상도 지표)
Low-NA vs High-NA 상세
TSMC의 "High-NA 지연" 선택 — 전략적 수수께끼
Intel: 첫 2세대 High-NA 어셉턴스 테스트 완료 (2025 말). A14 노드 도입 예정. Samsung: 2대 도입 2026 상반기 예정. TSMC: N2/A16에는 High-NA 미사용. A14 (2028E)부터 도입 전망 (Jefferies 2025-12).
TSMC의 선택은 장비 구매 시기 차이가 아닌 근본적 전략 차이:
- 수율 안정 전략: Low-NA + 멀티패터닝으로 충분. 새 장비 리스크 회피
- 자본 배분 철학: CoWoS capa · 2nm 팹에 자본 집중, High-NA 지연
- 고객 수요 판단: A16까지는 Low-NA로 충분하다고 판단
누가 옳은지는 2028 A14 시점에 검증. 만약 TSMC가 옳다면 Intel/Samsung의 High-NA 조기 투자는 자본 낭비, 반대면 TSMC 공정 리더십 첫 실기.
1.5 투자자 관점에서 보면
이 세 가지 기술 전환(GAA · HBM4 · High-NA EUV)이 동시에 진행되는 2026 상반기는 반도체 산업 15년 만의 기술 변곡점이다. 각 전환마다 새 독점이 형성되고 기존 강자의 지위가 흔들린다.
수혜 구도 요약:
- GAA 전환: HPSP (403870.KQ, 고압 수소 어닐링 독점) · Lam Research (LRCX, 식각 승리) · Applied Materials (AMAT, ALD 증착)
- HBM4 전환: SK하이닉스 (000660.KS, NVIDIA 주력 공급) · Samsung (005930.KS, 수직통합 반격) · Micron (MU, 미국 수혜)
- High-NA EUV: ASML (독점 지위 연장)
지켜볼 정량 지표:
- Samsung SF2 수율 (현재 55%, 양산 threshold 70%) — 2026 Q2-Q3
- TSMC CoWoS capa 증설 (현재 ~90K wpm → 2026 말 130K)
- SK하이닉스 · Samsung HBM4 수율 공식 언급
2절. 산업 맥락 — Who, Where, When (상세 해설)
2.1 AI 반도체 밸류체인 — 돈의 흐름
AI GPU가 만들어지는 과정을 돈의 흐름으로 따라가면 다음과 같다:
- 장비 공급사 (ASML · AMAT · LRCX · HPSP 등) → 장비를 팖
- 파운드리 (TSMC · Samsung Foundry · Intel Foundry) → 장비로 웨이퍼 가공
- 메모리 제조사 (SK하이닉스 · Samsung · Micron) → HBM 공급
- 패키징 (TSMC CoWoS) → GPU + HBM을 하나의 패키지로 결합
- 팹리스 (설계사) (NVIDIA · AMD · Broadcom) → 최종 AI GPU/ASIC 판매
- 하이퍼스케일러 (Google · Microsoft · Amazon · Meta) → 최종 고객
각 단계의 매출 규모는 다르다:
- ASML 연 매출 ~$40B (2026)
- TSMC 연 매출 ~$120B
- NVIDIA 데이터센터 연 매출 ~$250B (2026E)
투자 관점 핵심: 단계를 따라 올라갈수록 매출은 커지지만, 마진율과 독점도는 상류(장비)에서 가장 높다. 그래서 ASML · HPSP 같은 장비 독점사의 프리미엄이 정당화된다.
밸류체인 지도
2.2 비즈니스 모델 — 각 단계는 어떻게 돈을 버는가
장비 공급사 (ASML · AMAT · LRCX · HPSP)
- 수익 모델: 장비 판매 (1회) + 서비스·부품 연 매출 (반복)
- 설치 기반 (installed base) 유지보수: 연 매출의 30-40%
- 마진 특성: Gross Margin 45-55% (반도체 업계 최상위)
- Capex Intensity: 낮음 (서비스 중심 비즈니스)
파운드리 (TSMC · Samsung Foundry)
- 수익 모델: 웨이퍼당 가격 × 처리량. 공정 미세할수록 웨이퍼 단가 비쌈
- Capex Intensity: 매우 높음 (30%+) — 팹 1개 $15-20B
- 마진 특성: Gross Margin 50-55% (TSMC 기준)
- 공정 세대별 수익성: 5년 감가상각 후 성숙 노드는 Gross Margin 60%+ 캐시카우
메모리 (SK하이닉스 · Samsung · Micron)
- 수익 모델: DRAM/NAND 현물 + 장기계약. HBM은 장기계약 전환 중
- 마진 특성: 전통적으로 사이클 변동 심함 (-10% ~ +50% OP Margin)
- HBM 프리미엄: HBM 비중 30%+ 시 사이클 피크 초과 구조적 상승 (SK하이닉스 Q4'25 OP Margin 58%)
설계사 (NVIDIA · AMD · Broadcom)
- 수익 모델: 설계 완제품 판매. 제조는 TSMC 위탁
- Capex Intensity: 낮음 (R&D 집중)
- 마진 특성: NVIDIA 데이터센터 GM 75%+, Broadcom Custom ASIC GM 65%+
2.3 시장 참여자 점유율 (2026)
패턴: 최상단 (장비·패키징)과 중류 (메모리·파운드리)에서 극도로 집중된 시장. 이는 진입 장벽이 얼마나 높은지를 반영한다.
2.4 역사적 사이클 — 10년 전환점과 투자 교훈
메타 교훈: 반도체 사이클은 기술 전환기에 가장 큰 초과 수익을 만든다. 2016 N10 · 2019 EUV · 2022 HBM3 모두 그러했고, 2026 N2 GAA + HBM4는 세 전환이 동시라는 점에서 더 강력한 구간이다.
2.5 규제·지정학 — 투자 변수의 새 축
CHIPS Act (Creating Helpful Incentives to Produce Semiconductors Act, 미국 반도체 지원법)
- 발효: 2022-08
- 총 예산: $52B
- $39B 제조 보조금
- $13B R&D
- 주요 수혜:
- Intel $7.86B
- TSMC $6.6B (Arizona Fab)
- Samsung $4.75B (Texas)
- Micron $6.4B (Idaho · New York)
- 실행 진척: Arizona TSMC Fab2 완료 — 장비 Q3'26 입고, HVM 2027 목표
MATCH Act (2026-04 발의, 통과 미정)
- 발의 내용: 기존 엔티티 단위 통제 → 국가 단위 통제 전환
- 대상 확장:
- DUV immersion (NXT:2000i 이상 전종)
- TSV 장비
- Cryogenic etch (극저온 식각)
- Cobalt 증착
- 통과 시 영향:
- ASML 중국 매출 (~20%) 붕괴 리스크
- 관련 장비 대중 판매 전면 차단
- 정치적 변수:
- 네덜란드 정부 2026-04 "반대" 입장 (주권 침해 우려)
- 미국 하원 통과 확률 30-40% 추정
- 상원 및 행정부 승인 추가 관문
한국 관련 정책
- K-CHIPS Act (2024 개정): Samsung · SK하이닉스 투자세액공제 확대
- 용인 반도체 클러스터: 2027 착공, 전력 인프라가 관건 (원자력 발전소 증설 필요)
- KRW 약세 수혜: 2026 Q1 원화 기준 수출 매출 증가 (환효과)
2.6 현재 사이클 위치 — 어디쯤 와 있나
AI 반도체 사이클 단계 판단: 상승 중반 ~ 후반 진입
근거:
- 선행 지표 CapEx: 2026 하이퍼스케일러 CapEx $350B+ (전년 대비 +25%)
- 재고/매출 비율: NVIDIA 1.5x (정상 2x, 여전히 타이트)
- 가격 추세: HBM 연 20% 인상 합의, CoWoS 단가 상승
이 사이클의 특수성
- AI 전용 수요가 주도: 기존 소비자 전자·PC 사이클과 독립
- 공급 제약이 구조적: 팹·패키징 capa 증설에 2-3년 소요
- 지정학 변수: 기존 사이클에 없던 새 리스크
2.7 12-24개월 산업 KPI
- TSMC N2 wafer output: 월 100K 도달 시점 (2026 말 목표)
- 측정: TSMC 분기 실적 콜
- 달성 시: AI GPU 공급 10% 추가 확대
- CoWoS 월 capacity: 현 75-80K → 2026 말 130K 달성률 (NVIDIA 60% 선점)
- 측정: TSMC 분기 실적 + Disco · BESI 수주
- 미달 시: NVIDIA 매출 가이드 하향 트리거
- HBM4 점유율 재편: Samsung 28% 복귀 여부 (2025 20% → 2026E 28%)
- 측정: Counterpoint · TrendForce 분기 보고서
- 달성 시: 삼성전자 re-rating 촉매
- High-NA EUV 채택: TSMC A14 도입 결정 시점 — ASML $50B+ 경로 결정
- 측정: TSMC R&D 리더 발언 · Symposium 발표
- MATCH Act 통과 여부: ASML/TSMC/Samsung 중국 매출 재편 트리거
- 측정: 미국 의회 의정 기록 · 네덜란드 정부 공식 입장
2.8 투자자 관점에서 보면
AI 반도체 밸류체인은 장비 → 파운드리 → 메모리 → 패키징 → 설계사 → 하이퍼스케일러 순으로 올라가며, 각 단계마다 극도로 집중된 시장 구조를 보인다.
2026 상반기 현재:
- 상승 중반 ~ 후반 진입 신호 (CapEx 증가, 재고 타이트, 가격 인상)
- 공급 제약 지속 (CoWoS capa, HBM 수율, 2nm 수율)
- 지정학 변수 활성화 (MATCH Act 발의)
투자자 행동 가이드:
- 병목 단계 (장비 · 패키징) 프리미엄 유지
- 메모리·파운드리 선도 기업 사이클 수혜
- 지정학 통과 리스크 모니터링 (MATCH Act)
- 삼성전자는 옵션 투자 — HBM4 수율 확인되면 급등, 실패 시 하락
3절. 해자 분석 — 주요 기업이 포지션을 지키는 이유
3.1 해자 유형 용어 전개
각 기업 해자 분석 전, 등장할 해자 유형부터 정리한다.
- Network Effect (네트워크 효과): 사용자가 늘수록 서비스 가치가 기하급수적으로 증가. 반도체 업계에선 Apple App Store 같은 순수 네트워크 효과는 드물지만, CUDA · Ethernet 생태계는 유사
- Switching Cost (전환비용): 다른 공급자로 옮길 때 드는 돈·시간·리스크. NVIDIA-SK하이닉스 HBM 공동설계는 이 축의 대표 사례
- Economies of Scale (규모의 경제): 생산량이 늘수록 단위당 원가가 떨어져 소형 경쟁사가 따라올 수 없음. 팹 $15B+, R&D $10B+ 반도체 업계 핵심
- IP & Patent Moat (지식재산 해자): 특허·영업비밀. 단독 해자로는 약하며 수율·공정 데이터와 결합 시에만 강함
- Regulatory Moat (규제 해자): CHIPS Act · 수출통제 · 라이선스 등. 2022-2026 중요성 급부상
- Vertical Integration (수직통합): 상·하류 여러 단계 자사 통제. 평시엔 비용 부담이나 세대 전환기엔 co-design 우위로 반전
3.2 Micron (MU) — Moat Grade: Strong
해자 원천 (Architecture)
- DRAM · NAND · HBM 전 영역 IDM 수직통합 — 설계부터 제조까지 자사 내
- 1-gamma EUV DRAM 공정 업계 최초 양산 램프 — 경쟁사 대비 1세대 선행
- 글로벌 7 팹 + 5 신규 팹 계획
- 특허 60,481건 — 글로벌 DRAM 특허 풀의 상위권
- 40년+ 수율 학습곡선 — 경쟁사 복제 시 필수 자산
경쟁 방어력 (Competitive Defense)
- DRAM 3사 과점 구조 — 복제하려면 10년+, $100B+ 자본 필요
- CHIPS Act $6.4B 수혜 → 지정학적 해자 (미국 기업이라 수출 통제에서 자유)
- LP 서버 DRAM 사실상 단독 공급 — Apple · Amazon · Microsoft 주요 고객
디스럽션 리스크 (Disruption Risk)
- HBM4 Rubin 초기 물량 배분 0% (SK ~70%, Samsung ~30% 분할) — 단기 약점
- AI 효율성 혁명 (DeepSeek 등) 내러티브 압력 — 장기 리스크
이 해자가 투자 관점에서 의미하는 것: 복합·수직통합 해자는 한 축(HBM)이 흔들려도 다른 축(DRAM 공정·미국 팹)이 버팀목 역할. 단일 제품 집중 경쟁사 대비 구조적 하방 방어력 우위. 하방 리스크 제한이 프리미엄 정당화 근거.
3.3 Broadcom (AVGO) — Moat Grade: Very Strong (Wide Moat)
해자 원천 (Architecture)
- Custom ASIC + Co-Packaged Optics + Ethernet Switching 3축 수직통합 — 업계 유일
- Co-Packaged Optics (공동 패키지 광학): 광통신 모듈을 ASIC 옆에 직접 패키지 — 데이터센터 대역폭 혁신
- Ethernet Switching: 데이터센터 내부 네트워크 스위치 — Broadcom Tomahawk 시리즈
- 3.5D XDSiP F2F 하이브리드 본딩 업계 유일 양산 — 첨단 패키징 기술
- XDSiP: eXtreme Density Silicon Interposer Package
- F2F: Face-to-Face bonding
- R&D $11B/년 (매출의 17%) — 업계 최고 수준
- 특허 45,311건
경쟁 방어력 (Competitive Defense)
- 5개 하이퍼스케일러 공동설계 12년+ 누적 — 설계 사이클 리셋만으로도 경쟁사 진입에 3-4년
- 시장 점유율:
- Custom ASIC 55-60% (독점적 위치)
- Ethernet Switch ~70%
- AI 수주 잔고 $73B (18개월) — 매출 가시성 최고 수준
- 하이퍼스케일러 종속성: Google TPU 15년, Meta MTIA 신규 진입 — 교체 불가능
디스럽션 리스크 (Disruption Risk)
- NVIDIA Rubin vs Custom ASIC 경쟁: Rubin이 Blackwell 대비 토큰 비용 10배 절감 시 ASIC 정당성 약화 가능
- 하이퍼스케일러 내재화: Meta MTIA 같은 독립 설계 가속화
- 광통신 기술 대체: Silicon Photonics 조기 확산 가능성
이 해자가 투자 관점에서 의미하는 것: 3축 시스템 레벨 co-design 해자는 개별 레이어 합을 초과한다. 장문맥 추론 확산이 오히려 3축을 동시 강화하는 역디스럽션 패턴. 프리미엄 밸류에이션의 가장 강한 정당화 사례.
3.4 SK하이닉스 (000660.KS) — Moat Grade: Strong
해자 원천 (Architecture)
- MR-MUF (Mass Reflow-Molded Underfill) 독점 패키징 기술 — HBM 수율 +20%p 우위
- MR-MUF: 일괄 리플로우 + 몰드 언더필 공정
- 경쟁 기술 TC-NCF (Thermal Compression-Non-Conductive Film) 대비 수율 압도
- TSMC 12nm/5nm 로직다이 협력 — HBM4 Base die 파운드리 공정화 대비
- 13년 HBM 양산 경험 (2013년 HBM1 최초)
- NVIDIA 공동개발 파트너십 — H100 이래 밀착 협력
경쟁 방어력 (Competitive Defense)
- HBM 62% 점유율 (2025 Q2)
- NVIDIA Rubin HBM4 ~70% 선점 (2026-01)
- 2026 전체 생산분 선판매 완료 — 매출 가시성 최고
- Q4'25 영업이익률 58% — 역사적 기록
- Namics(소재)-NVIDIA-TSMC 연합 생태계 — 일본 소재 업체 Namics는 MR-MUF 필수 언더필 독점
디스럽션 리스크 (Disruption Risk)
- Samsung HBM4 양산 개시 (2026-02) → 점유율 점진적 희석 가능성
- AI CapEx 사이클 피크 우려 (2027-28)
- 중국 CXMT의 HBM 진입 시도 (장기)
이 해자가 투자 관점에서 의미하는 것: 공정 독점 소재 (Namics) + 핵심 고객 공동개발 (NVIDIA) + 전방 파운드리 협력 (TSMC)의 삼각 연합 해자. 세 축 중 하나라도 유지되면 프리미엄 방어 가능.
3.5 삼성전자 (005930.KS) — Moat Grade: Moderate-Strong (조건부)
해자 원천 (Architecture)
- 메모리 + 파운드리 수직통합 (세계 유일) — HBM4 세대에서 잠재 해자가 현실화 가능
- HBM4 로직다이를 자사 4nm로 제작 가능 — 다른 메모리 3사는 TSMC 의존
- HBM4 스펙: 1c DRAM + 4nm 로직, 11.7 Gbps · 3.3 Tbps · 전력효율 +40%
- CXL 4.0 로드맵 (2028 H2) 업계 최선단
- CXL (Compute Express Link): 차세대 메모리-CPU 인터커넥트 표준
경쟁 방어력 (Competitive Defense)
- 30년+ DRAM 양산 수율 데이터베이스
- 엔터프라이즈 SSD 1위 (~34%)
- HBM3E 30% · HBM4 SK 대비 6-8% 낮은 가격 공세
- HBM4 로직다이 필수화로 수직통합 재평가
디스럽션 리스크 (Disruption Risk)
- HBM 양산 수율 안정화 검증 중 — SK·Micron 대비 수율 열위 현재
- 파운드리 수율 문제 지속 시 수직통합 장점 훼손 (SF2 수율 55%, 70% 미달)
- 시안 NAND 팹 지정학 — 중국 법인 리스크
이 해자가 투자 관점에서 의미하는 것: 수직통합 해자는 세대 전환 시점(HBM4 로직다이 필수화 등)에 잠재 해자가 현실화되는 조건부 구조. 전환기 이전까지는 저평가되기 쉬움 — 턴어라운드 옵션 투자의 대표 사례.
3.6 공통 해자 패턴 — 메타 분석
반도체 해자는 "단일 원천"이 아닌 복합 구조다. 4-5개 해자 축이 동시에 작동해야 지속 가능하다.
축별 분석
1. 규모의 경제 + 자본 장벽 (1차 해자)
- 팹 $15B+ · 풀 IDM $100B+ · R&D $3.8B-$11B/년
- 신규 진입자 자본 조달 자체가 불가능 → 가장 확실한 해자
2. 전환비용 + 공동설계 락인 (2차 해자)
- NVIDIA-SK 13년, Google-AVGO 12년
- 경쟁사 교체 시 3-4년 + 수억 달러
- 하이퍼스케일러-ASIC 설계사 관계가 대표적
3. 수직통합 (조건부 해자)
- 평시: 비용 부담 (Samsung 주가 디스카운트 원인)
- 세대 전환기: co-design 우위로 반전 (HBM4에서 Samsung)
- 타이밍 민감: 이점이 발현되는 순간 re-rating
4. IP/특허 (단독 미해자)
- 특허만으로는 약함 (수율 데이터 없으면 무용)
- 수율 데이터 + 독점 소재 + 특허 삼중 결합 시에만 복제 불가
- MR-MUF + Namics + SK하이닉스 조합이 대표
5. 네트워크 효과 (제한적)
- 하드웨어는 규모·자본·전환비용 복합체가 주요 해자
- 생태계(CUDA, Ethernet)는 네트워크 효과 존재하나 반도체 본체는 아님
6. 지정학 해자 (신규)
- CHIPS Act $6.4B (MU) · K-CHIPS Act (삼성/SK) · 일본 JV 보조금 (Kioxia) 등
- 정부 자본이 해자의 일부로 편입 — 2022년 이후 새로운 축
- 수출 통제도 역설적으로 해자 역할 (TSMC·ASML 중국 경쟁자 차단 효과)
3.7 투자자 관점에서 보면
반도체 해자는 "규모 + 전환비용 + 조건부 수직통합 + 지정학"의 복합 구조다. 세대 전환마다 각 축의 가중치가 재조정된다.
2026 현재 가중치 변화:
- 수직통합 가중치 상승 (HBM4로 Samsung 재평가)
- 지정학 가중치 상승 (CHIPS Act 실행, MATCH Act 위험)
- 규모의 경제는 불변 상위 해자 (ASML · TSMC 독점 유지)
투자자 질문: 내가 보유한 반도체 주식의 해자가 어느 축에 집중되어 있는가? 한 축에만 의존하면 그 축의 변화(예: SK하이닉스의 NVIDIA 의존, Samsung의 수직통합 수율 문제)에 취약하다.
4절. 이번 주 관련 IC 메모 (Back-links)
이 digest가 종합한 개별 분석:
추가 메모는
/fullstock NVDA · MU · ASML · 005930.KS · 000660.KS실행으로 축적 예정.
5절. 12-24개월 관전 KPI
각 KPI는 비전공 투자자도 스스로 체크할 수 있도록 측정 방법을 명시한다.
5.1 Samsung SF2/SF2P 수율
- 현재 상태 (2026-01): 70% (일부 보도)
- 목표 (양산 threshold): 80%
- 측정 방법:
- TrendForce · DIGITIMES 월간 보고서
- Samsung Foundry Forum 공식 발표
- Qualcomm/AMD 테이프아웃 공시
- 의미: 70% → 80% 안착 시점이 Samsung 파운드리 경쟁 복귀 시그널
- 달성 시: Samsung 파운드리 점유율 7% → 15% 회복 가능 → 삼성전자 re-rating
5.2 TSMC N2 월 출하량
- 목표 (2026 말): 100K wpm (월 10만 장)
- 측정 방법:
- TSMC 분기 실적 콜 (Q2 · Q3 · Q4 2026)
- Capex 발표 대비 실행률
- 의미: AI GPU 공급 10% 추가 확대
- 달성 시: NVIDIA · AMD · Apple 공급 여유
5.3 HBM4 실질 ASP와 점유율 재편
- 측정 방법:
- Counterpoint · TrendForce 분기 점유율 보고서
- SK하이닉스 · Samsung · Micron 분기 실적 콜 (HBM 매출 공개)
- NVIDIA Supply Split 공개 (Reuters/Bloomberg)
- 주요 체크:
- Samsung 28% 복귀 여부 (2025 20% → 2026E 28%)
- HBM4 ASP 12-Hi당 $500 달성 여부
- 달성 시: 삼성전자 HBM 반격 현실화, 재평가 가능
5.4 TSMC CoWoS 램프
- 목표 (2026 말): 130K wpm (월 13만 장)
- 현재 (2025 말): ~90K wpm
- 측정 방법:
- TSMC 분기 실적 (CoWoS 관련 언급)
- Disco · BESI 수주 공시 (6-9개월 선행)
- 의미: NVDA 매출 선행 지표
- 미달 시: NVIDIA 매출 가이드 하향
5.5 High-NA EUV 채택 타임라인
- 관건: TSMC A14 (2028E) 앞당겨지는지
- 측정 방법:
- TSMC Symposium 발표 (매년 3-4월)
- TSMC CFO 발언
- ASML 고객별 수주 공시
- 의미: Low-NA 80대 capa 기반 ASML $50B+ 경로 결정
🧠 개념 사전 (이번 digest에 정의된 용어)
출처
- Samsung Hits 70% Yield on 2nm GAA — 2026-01-30
- TrendForce: TSMC Confirms N2P for 2H26 — 2025-10-16
- TrendForce: SK hynix 2/3 NVIDIA HBM4 — 2026-01-28
- TrendForce: Samsung·SK hynix Rubin HBM4 — 2026-03-09
- Intel 2nd-Gen High-NA EUV Acceptance — 2025-12-16
- Samsung Purchasing Two ASML High-NA — 2025-10-16
- TSMC Quadruple CoWoS to 130K by Late 2026 — 2026-02-05
- NVIDIA Rubin AI Compute Platform (CES 2026) — 2026-01
- Astute Group: SK hynix 62% HBM — 2026-03
- Counterpoint Research Foundry Market Share
- US MATCH Act China DUV Block — 2026-04
- HPSP 공식 사이트
Digest 메타데이터
- 생성일: 2026-04-19 (재생성 — 비전공 투자자 대상 확장판)
- 독자 가정: 투자 지식은 있으나 기술 배경 없는 비전공 투자자
- 적용 규칙:
.claude/rules/reader-assumption.md - 분량: ~1,100줄 (목표 1,000-1,800 범위 내)
- Mermaid: 2개 (GAA flow + 밸류체인 LR)
- 에이전트: tech-explainer · industry-contextualizer · moat-educator · curriculum-synthesizer
- 소스: IC 메모 1개 + 업계 데이터 (WebSearch 기반)
- Schema: learning_digest v1