DUV & 멀티패터닝 — Concept Primer
EUV 이전 세대를 지탱한 193nm 장비와 미세화의 우회로
DUV & 멀티패터닝 — Concept Primer
EUV 이전 세대를 지탱한 193nm 장비와 미세화의 우회로
1. 한줄 정의
DUV (Deep Ultraviolet, 심자외선) 리소그래피는 파장 193nm의 ArF 엑시머 레이저로 실리콘 웨이퍼에 회로 패턴을 그리는 장비로, 2019년 EUV 상용화 이전 반도체 미세화를 이끌었다. EUV 시대(7nm 이하)에도 DUV는 28nm 이상 성숙 노드 전체 에서 계속 사용되며, 7nm-3nm 공정에서도 다수의 레이어가 여전히 DUV로 제작된다. 2026년 현재 멀티패터닝 우회 기법으로 중국 SMIC가 DUV만으로 7nm 양산을 시도 중이며, 이것이 미국 수출 통제의 새 타겟이다.
- 한 줄 비유: EUV가 "초고해상도 펜"이면 DUV는 "일반 펜으로 여러 번 덧그려 세밀한 선을 만들기"
- ASML 외에 Nikon · Canon 도 DUV 제조 (EUV와 달리 3사 경쟁)
- 2026년 ASML DUV 매출 €12-14B (EUV €20-22B 대비 크지는 않으나 안정적 캐시카우)
- 중국 반도체 자립 시도의 핵심 장비 — 미국 MATCH Act 발의 대상
왜 투자자에게 중요한가
- EUV만 쫓으면 ASML 전체 그림 놓침 — DUV가 안정적 연 매출 기여
- 중국 지정학 최전선 — DUV immersion 통제 확대 → ASML 중국 매출 리스크
- 성숙 노드 호황 사이클 수혜 — 자동차·IoT·AI 추론용 칩은 DUV 공정
2. 용어 전개
2.1 Lithography와 파장
Lithography (리소그래피, 노광): 반도체 웨이퍼에 회로 패턴을 그리는 공정. 빛을 이용해 포토마스크의 회로 모양을 웨이퍼에 "프린트".
빛의 종류는 파장으로 구분:
- UV (자외선): 400nm 이하
- DUV (심자외선): 193nm / 248nm
- EUV (극자외선): 13.5nm (DUV의 1/14)
왜 파장이 중요한가: 파장이 짧을수록 더 작은 패턴을 선명하게 그림. 뾰족한 연필이 더 세밀한 그림을 그릴 수 있는 것과 같다.
2.2 DUV의 두 가지 파장
KrF (248nm) — 구형 DUV
- Krypton Fluoride (크립톤 플루오라이드) 엑시머 레이저
- 1990년대 주력, 현재는 200nm 이상 노드에서 사용
- 가전제품용 MCU, 전력반도체 등
ArF (193nm) — 현재 주력 DUV
- Argon Fluoride (아르곤 플루오라이드) 엑시머 레이저
- 130nm (2001) ~ 65nm (2005) 단독 사용
- 45nm부터 Immersion (액침) 기법 도입
- 2019년 EUV 등장 전까지 유일한 7nm 공정 수단
2.3 ArF Immersion (ArF 액침) — DUV의 꽃
Immersion: 영어로 "담그기". 렌즈와 웨이퍼 사이에 물을 채워 넣는 기법.
왜 물을 넣는가: 물의 굴절률이 공기보다 커서 빛이 더 짧게 굴절 → 유효 파장이 짧아지는 효과 (193nm → 134nm 해당).
비유: 공기 중에 펜을 그릴 때보다 물속에서 그리면 빛이 더 세밀하게 집중됨
장비 모델명 예시:
- ASML NXT:2000i (i = immersion)
- ASML TWINSCAN NXT:2050i — 중국 수출 통제 대상
2.4 Pitch와 해상도
Pitch (피치): 반도체 회로 배선 간격. 단위 nm.
- Half-pitch = Pitch / 2 = 해상도 지표
DUV 단일 노광 한계:
- ArF Immersion: 약 38nm half-pitch (이론)
- 7nm 이하에서는 단일 노광으로 불가능
2.5 Multi-Patterning (멀티패터닝) — 우회 기법
Multi-Patterning: 한 층(Layer)을 여러 번 덧그려 더 작은 간격을 만드는 기법.
LELE (Litho-Etch-Litho-Etch, 이중 패터닝)
- 1단계: Litho → Etch (첫 번째 세트)
- 2단계: Litho → Etch (두 번째 세트, 사이사이 배치)
- 결과: 피치 절반으로 축소
- 비유: 두 번에 나눠 도장 찍기 — 첫 도장 사이 공간에 두 번째 도장
LELELE (3중 패터닝)
- 같은 원리로 3회 반복
- 10-14nm 노드에서 사용
SAQP (Self-Aligned Quadruple Patterning, 자가정렬 4중 패터닝)
- 4번 덧그리기
- 7nm 이하 일부 레이어에서 사용
- 공정 스텝 · 비용 · 결함 확률 급증
비유: 연필 끝이 뭉툭해서 세밀한 선을 못 그릴 때, 4번 조심스럽게 겹쳐 그려 효과적으로 세밀한 선 흉내 내기.
2.6 Overlay (얼라인 정밀도)
멀티패터닝의 최대 난제. 이전 패턴 위에 새 패턴을 얼마나 정확히 얹는가.
- Overlay error 1-2 nm 요구 (멀티패터닝)
- EUV 단일 노광은 overlay 요구 완화
- ASML 장비의 숨은 경쟁력 — overlay 정밀도
2.7 Reticle (레티클, 포토마스크)
Reticle = 반도체 회로 도면이 그려진 유리판. 빛이 이 판을 통과해 웨이퍼에 패턴을 남김.
- 한 장 제작비 $1-10M (공정 미세할수록 비쌈)
- 멀티패터닝 시 한 레이어에 2-4장 레티클 필요 → 비용 급증
2.8 Photoresist (포토레지스트, 감광재)
Photoresist: 웨이퍼 표면에 바르는 빛에 반응하는 화학물질. 빛 맞은 부분이 녹거나 굳음 → 회로 패턴 형성.
- 주요 공급사: JSR · TOK · Shin-Etsu Chemical (일본 3사 과점)
- EUV용 Photoresist는 별도 화학 — 기술 난이도 더 높음
3. 역사적 배경
3.1 DUV의 시대 (1990-2019)
- 1990년대 — KrF(248nm) 상용화, 0.25μm - 130nm 공정 가능
- 2001 — ArF(193nm) 도입, 130nm → 65nm 확장
- 2004 — ArF Immersion 도입, 45nm → 32nm
- 2011 — Double Patterning (LELE) 도입, 28nm → 20nm
- 2015 — Triple/Quadruple Patterning, 14-10nm
- 2017-2019 — 7nm는 DUV 멀티패터닝으로도 가능했으나 비용·수율 악화
3.2 EUV 전환 원년 (2019)
- 2019 TSMC N7+ — EUV 첫 양산 도입 (일부 레이어)
- 2020 Samsung 7LPP, TSMC N5 — EUV 본격 사용
- DUV는 7nm 이하에서도 다수 레이어 계속 사용 — EUV와 병행
3.3 2019-2026 DUV의 재조명
EUV 상용화 후에도 DUV는 3가지 이유로 중요성 유지:
- 28nm 이상 성숙 노드 전체 사용
- 7nm-3nm 공정에서도 비중요 레이어 담당
- 중국의 반도체 자립 핵심 장비 (EUV 수출 금지 회피)
3.4 지정학 전환점 (2023-2026)
- 2022-10 — 미국, 14nm 이하 중국 수출 통제 본격화
- 2023-09 — 네덜란드, ArF Immersion 최고급 모델 (NXT:2000i 이상) 중국 수출 금지
- 2024-2025 — 통제 대상 모델 추가 확대
- 2026-04 — MATCH Act 발의: DUV Immersion 전종 · TSV · 극저온 식각 · 코발트 증착 전면 통제 확장안
4. 작동 원리
4.1 DUV 장비 구조
4.2 멀티패터닝 2중 패터닝 상세 (LELE)
목표: 20nm 간격 회로 만들기 (DUV 단일 노광 40nm 한계 돌파)
- Litho 1: 40nm 간격으로 1차 패턴 노광
- Etch 1: 노광된 부분 식각
- Litho 2: 1차 패턴 사이 공간에 2차 패턴 노광 (20nm shift)
- Etch 2: 2차 식각
- 결과: 실질적으로 20nm 간격 패턴 완성
비용 영향:
- 레티클 2장 필요 (→ 재료비 2배)
- 노광 시간 2배
- 결함 확률 증가 → 수율 악화
4.3 SAQP (4중 패터닝) — 7nm 이하의 극단
자가정렬(self-aligned) 기법으로 더 조밀한 패턴:
- 초기 패턴(Mandrel) 형성
- 양 옆에 스페이서 증착
- Mandrel 제거 → 스페이서만 남김
- 스페이서 위에 2차 스페이서 → 피치 1/4
- 최종: 원래 피치의 1/4 달성
장점: Overlay error 적음 (자가정렬) 단점: 공정 스텝 10+ 배, 수율 크게 악화
4.4 왜 EUV가 경제적 우위인가
7nm 이하에서는 EUV가 오히려 저렴. 하지만 28nm 이상에서는 DUV 단일 노광이 여전히 경제적 → 두 시장 공존.
5. 투자자 관점
5.1 ASML DUV 매출 구조
DUV는 안정적 캐시카우. EUV처럼 폭발 성장은 아니지만 가동률 100%+.
5.2 DUV 경쟁 구도 — 3사 경쟁
EUV는 ASML 100% 독점이지만, DUV는 3사 경쟁:
Nanoimprint (Canon): 도장찍듯 패턴 전사하는 차세대 기술. 2026 Kioxia 양산 시도. 성공 시 ASML의 유일한 위협.
5.3 지정학 — 중국 수출 통제의 핵심
현재 통제 상태 (2026-04)
- EUV: 영구 금지 (2019-)
- ArF Immersion 최고급: 수출 금지 (NXT:2000i 이상, 2023-)
- ArF Dry: 일부 통제
- KrF: 통제 없음 (노드 너무 구형)
MATCH Act (2026-04 발의) 통과 시
- DUV Immersion 전 모델 통제
- ASML 중국 매출 (~20%) 붕괴 리스크
- 네덜란드 정부는 2026-04 현재 "반대" 입장
5.4 중국의 DUV 멀티패터닝 도전
SMIC: 2023년 Huawei Mate 60 Pro의 Kirin 9000S 7nm 칩 생산
- DUV 멀티패터닝으로 7nm 달성
- 수율 저하 + 비용 고가 감수
- 2025-2026 5nm 시도 보도 (신뢰도 낮음)
CXMT (중국 DRAM): DUV로 DDR5 양산 중, HBM 시도
- Samsung/SK하이닉스 공정보다 5년 이상 격차
YMTC (중국 NAND): DUV + Xtacking 기술로 128-200층 양산
- 미국 제재로 고급 장비 접근 불가
5.5 성숙 노드 수혜 — DUV의 새로운 르네상스
차량용 반도체 수요
- 자동차 반도체 80%가 28nm 이상 (DUV)
- SDV (Software-Defined Vehicle) 전환으로 칩 수요 급증
AI 추론 확대
- 엣지 AI 추론용 NPU는 7nm-14nm (DUV 병행)
- 아날로그 · 전력반도체 (SiC · GaN) — DUV
한국 관련주
- 동진쎄미켐 (000990.KS): DUV Photoresist — Samsung · SK 공급
5.6 투자자 관점에서 보면
DUV는 EUV의 그늘에 가려진 중요한 캐시카우이자 지정학의 최전선이다.
- ASML 투자자: EUV만 보면 중국 리스크 과소평가. DUV 매출 35% 중 중국 비중 체크 필수
- 중국 반도체 자립: SMIC의 DUV 멀티패터닝이 어디까지 갈지가 관전 포인트 (5nm 도달 여부)
- 성숙 노드 팹: 차량용·IoT·AI 추론 수요로 28nm DUV 팹 가동률 100%+
핵심 선행 지표:
- ASML 중국 매출 비중 (분기별 IR) — MATCH Act 통과 시 급감
- SMIC Kirin 후속 칩 양산 — 중국 DUV 돌파 여부
- Canon Nanoimprint Kioxia 양산 성공 여부 — ASML 독점 약화 시나리오
6. 다음으로 읽을 것
- 관련 Primer:
- EUV Lithography — Concept Primer — DUV 후속 세대
- 트랜지스터 스케일링 — Concept Primer — 미세화 60년사
- 관련 IC 메모: (향후 ASML IC 메모)
개념 사전
출처
- ASML Lithography Systems Overview
- Samsung DUV Multi-Patterning Overview
- ArF Immersion Lithography — Wikipedia
- US Export Controls DUV 2023 — Reuters
- SMIC 7nm Kirin 9000S Analysis — TechInsights
- MATCH Act 2026 — Asia Times
- Canon Nanoimprint Kioxia — Nikkei
- Multi-Patterning Primer — Semiconductor Engineering
문서 메타데이터
- 생성일: 2026-04-19 (Phase 1 신규)
- 독자 가정: 투자 지식은 있으나 기술 배경 없는 비전공 투자자
- 분량: ~300줄
- Mermaid: 1개 (DUV 광학 경로)
- 커리큘럼 tier: Tier 1 기초 Primer