3D NAND — Concept Primer
수직 적층으로 스마트폰·SSD 용량을 100배 늘린 메모리 기술
3D NAND — Concept Primer
수직 적층으로 스마트폰·SSD 용량을 100배 늘린 메모리 기술
1. 한줄 정의
3D NAND는 NAND 플래시 메모리 셀을 수직으로 쌓아 같은 면적에 더 많은 용량을 담는 저장장치 기술이다. 2012년 Samsung이 V-NAND (Vertical NAND) 브랜드로 업계 최초 양산한 이후, 이 구조는 스마트폰·SSD·데이터센터 스토리지의 사실상 표준이 됐다. 2026년 최신 세대는 300층 이상을 쌓으며, 메모리 3사 (Samsung · SK하이닉스 · Micron + Kioxia) 가 연 $50B+ 시장을 과점한다.
- 한 줄 비유: 단층 주차장을 32층 주차타워로 — 같은 땅에 30배 넘는 차 (저장 공간)
- 2026년 Layer count: Samsung 400+층 · SK하이닉스 321층 · Micron 276층
- HBM은 AI GPU용 단거리 메모리, NAND는 장기 저장용 대용량 메모리 — 역할 완전히 다름
왜 투자자에게 중요한가
- 메모리 3사 매출의 약 절반 — HBM만큼 중요한 캐시카우
- 사이클 강한 변동 — 2022-23 하락, 2024-26 회복세
- 중국 CXMT·YMTC 저가 공세 — 지정학 리스크 축
- AI 추론 확대 수혜 — 대규모 데이터 저장 수요 증가
2. 용어 전개
2.1 NAND Flash의 이름부터
NAND Flash = NAND Logic + Flash Memory
- NAND: 디지털 논리 게이트의 한 종류 — "Not AND"의 줄임말. 회로 배치 방식을 지칭
- Flash: 전원을 꺼도 데이터가 유지되는 메모리 (vs DRAM은 전원 끄면 사라짐)
- Memory: 데이터 저장소
즉 NAND Flash = "NAND 배열 구조로 만든 비휘발성 메모리". 스마트폰 용량(256GB, 1TB 등)과 SSD가 모두 NAND Flash.
2.2 DRAM vs NAND 역할 차이
2.3 3D NAND의 "3D" — 왜 수직 적층인가
기존 NAND (Planar NAND, 2D NAND)는 한 층에 평평하게 셀을 배치했다. 1990년대부터 이 구조로 용량을 늘리려면 셀을 더 작게 만들어야 했는데, 약 15nm 이하에서 셀 간 간섭으로 한계 도달.
해결책: 수직으로 쌓기. 한 장짜리 셀을 수십·수백 층 쌓으면 같은 면적에 더 많은 셀 집적.
비유:
- 2D NAND = 단층 주차장 (면적 늘려야 주차 대수 증가)
- 3D NAND = 주차 타워 (위로 쌓아 같은 땅에 수십 배 주차)
2.4 Layer Count (층 수) — 3D NAND 세대 지표
주의: 단순 층수 비교는 오해할 수 있다. 후술할 String Stack 기술로 물리 한계를 우회하기 때문.
2.5 Cell Type — 한 셀에 몇 bit 저장하나
트레이드오프:
- 한 셀에 더 많은 bit 저장 → 용량↑, 가격↓
- 대신 내구성↓ (쓰기 가능 횟수 감소) · 속도↓ · 에러율↑
2026년 소비자 SSD 주류: TLC (균형) 데이터센터 대용량: QLC 확대 중 연구 단계: PLC (2027-2028 상용화 예상)
2.6 Floating Gate vs Charge Trap — 셀 구조 2가지
NAND 셀이 데이터를 저장하는 방법은 두 가지:
Floating Gate (FG, 부유 게이트) — 구형
- 전자를 가두는 "금속 섬" 구조
- 초기 NAND의 표준
- 3D 전환 시 층 간 간섭 심각 → 고층화 어려움
Charge Trap (CT, 전하 포획) — 3D NAND 표준
- 절연체(SiN 등) 내부에 전자를 가둠
- 층 간 간섭 적음 → 3D 고층화에 적합
- 2013년 Samsung V-NAND 이후 주류
2.7 String Stack — 물리 한계 돌파 기술
이론적으로 수백 층을 한 번에 쌓는 것은 애스펙트비(종횡비) 한계에 부딪힌다 (좁고 깊은 구멍 뚫기 어려움).
해결책: 여러 Stack을 수직 연결.
- 예: 400층 = 2 Stack × 200층 (Double Stack)
- 2026년 Samsung은 Triple/Quad Stack까지 도입
- 이 기법이 있어 물리 한계 넘어 400+층 가능
3. 역사적 배경
3.1 Planar NAND 시대 (1987-2012)
- 1987 — 도시바 Fujio Masuoka가 NAND Flash 발명
- 1990s-2000s — Samsung · 도시바 · SK하이닉스 · Micron 경쟁
- 2000년대 말 — USB 메모리 · SSD 급성장
- 2010년 경 — 15nm 공정 한계 도달, 셀 간 간섭 심각
3.2 3D 전환 원년 (2013)
- 2013 — Samsung V-NAND 24층 양산 (세계 최초)
- "Vertical NAND" 브랜드 공식 사용
- Charge Trap 구조 채택 → 산업 표준화
3.3 경쟁사 추격 (2014-2018)
- 2014 — 도시바 BiCS FLASH 출시
- 2015 — SK하이닉스 36층 3D NAND
- 2018 — Micron · Intel 공동 개발 64층
- 이후 각사 독자 개발 (Intel은 2021년 NAND 사업 SK하이닉스에 매각)
3.4 M&A 재편 (2020-2022)
- 2020 — Intel NAND 사업 → SK하이닉스 (Solidigm) $9B 인수
- 2022 — 도시바 NAND → Kioxia 분사 후 WD/Bain 컨소시엄 투자
- 결과: 주요 플레이어 5사 → 4사 (Samsung · SK하이닉스 · Micron · Kioxia)
3.5 2024-2026 AI 추론 수요
- AI 추론 확대로 데이터센터 NAND 수요 폭증
- QLC 엔터프라이즈 SSD 급성장 (대용량·저가)
- 2026 NAND 매출 $55B+ 전망 (2022 $62B 피크, 2023 $34B 바닥 후 회복)
4. 작동 원리
4.1 NAND 셀의 데이터 저장 원리
- Write (쓰기): 전압을 걸어 전자를 Charge Trap 절연체로 이동
- Read (읽기): 전자 유무가 셀 임계전압 변화 → 0 또는 1 판정
- Erase (지우기): 역전압으로 전자 제거 (블록 단위)
핵심 특성:
- Read/Write 단위가 다름: Read는 바이트, Write은 페이지(수 KB), Erase는 블록(수 MB)
- 내구성 제한: 블록당 P/E(Program/Erase) 사이클 1,000-100,000회
4.2 3D 수직 적층 구조
각 층은 Charge Trap 절연체 + Control Gate로 구성되며, 수직 통로(Vertical Channel)가 모든 층을 관통한다.
4.3 Wafer Bonding — 차세대 구조
최신 3D NAND는 CMOS 주변 회로와 NAND 셀 어레이를 별도 웨이퍼에 제작 후 본딩:
- Samsung COP (Cell on Peri): 주변 회로 위에 셀 배치
- SK하이닉스 · Micron도 유사 구조
- 장점: 셀 어레이 고층화 + 주변 회로 고성능화 동시 달성
4.4 QLC의 기술적 난제
한 셀에 4 bit를 저장하려면 16가지 전압 준위 구분 필요:
- 셀 간 편차 제어 극도로 까다로움
- ECC (Error-Correcting Code) 강화 필요
- 내구성 1,000 사이클로 제한 → 읽기 위주 용도에만 적합
5. 투자자 관점 — NAND 시장의 구조
5.1 시장 점유율 (2026 Q1)
5.2 NAND vs HBM — 역할 분담
NAND는 HBM만큼 투자자 주목을 받지는 못하지만, 메모리 3사 매출의 약 30-40%를 차지하는 여전히 큰 시장이다.
5.3 사이클 특성 — 변동성 큰 시장
2023년 저점 대비 2026년 60%+ 회복. 단 HBM 대비 사이클 변동성이 여전히 크다.
5.4 기술 트렌드 — 2026-2028 관전 포인트
Layer Count 경쟁
- Samsung V10 (~400층) 2026 양산
- SK하이닉스 321층 양산, 400층 2027 계획
- Micron 276층 양산, 2027 400층
QLC → PLC 전환
- 2026 QLC 본격 데이터센터 침투
- 2027-2028 PLC 시험 양산
중국 자립 시도
- YMTC Xtacking 기술 (웨이퍼 본딩 선구)
- 미국 2022 제재 후 고급 장비 접근 불가
- 2025-2026 128-200층에서 정체
5.5 투자 포지셔닝
Samsung (005930.KS)
- 수직통합: 자사 장비 조달, 시안 NAND 팹 대규모
- 시안 공장 지정학 리스크 — 중국 생산 비중 ~40%
SK하이닉스 (000660.KS)
- Solidigm 통합 효과 — 엔터프라이즈 SSD 시장 진입
- HBM과 NAND 이중 드라이버
Micron (MU)
- CHIPS Act $6.4B + Idaho/New York 신규 팹
- 지정학 프리미엄 (미국 기업)
Kioxia (IPO 예정)
- 2025 재상장
- 일본 공급망 + Western Digital 파트너십
5.6 투자자 관점에서 보면
NAND는 HBM의 그늘에 가려져 있지만 여전히 중요한 캐시카우다. 메모리 3사 투자 시 HBM만 보면 전체의 절반밖에 못 본다.
투자 판단 체크리스트:
- Layer count 로드맵 (400+층 달성 시점)
- QLC 엔터프라이즈 SSD 침투율 (사이클 회복 선행 지표)
- 중국 YMTC 생산 제약 지속 여부 (2023 미국 제재 효과)
- 평균판매가격(ASP) 추이 (Nikkei · TrendForce 월간 데이터)
- Samsung 시안 공장 리스크 (지정학 동향)
6. 다음으로 읽을 것
- 관련 Primer:
- HBM (High Bandwidth Memory) — Concept Primer — DRAM 기반 고급 메모리
- FinFET — Concept Primer — NAND 주변 회로 CMOS 기반
- 향후 심화자료:
- 한국 반도체 소부장 밸류체인 (NAND 에칭·증착 장비)
- 중국 반도체 자립 (YMTC NAND)
개념 사전
출처
- Samsung V-NAND History — Samsung Semiconductor
- Kioxia BiCS FLASH Overview
- NAND Market Share Q4 2025 — TrendForce
- SK Hynix Solidigm Acquisition — Official
- Samsung 400+ Layer V-NAND — Nikkei
- QLC vs TLC Endurance — AnandTech
- Micron 276-Layer NAND
- YMTC Xtacking Technology
문서 메타데이터
- 생성일: 2026-04-19 (Phase 1 신규)
- 독자 가정: 투자 지식은 있으나 기술 배경 없는 비전공 투자자
- 분량: ~310줄
- Mermaid: 1개 (3D NAND 구조)
- 선수 개념: 없음 (독립 주제)
- 커리큘럼 tier: Tier 1 기초 Primer